

(11)Publication number:

2002-222860

(43)Date of publication of application: 09.08.2002

(51)Int.CI.

H01L 21/768 H01L 21/312 H01L 21/316

(21)Application number: 2001-020457

(71)Applicant: SONY CORP

(22)Date of filing:

29.01.2001


(72)Inventor: HASEGAWA TOSHIAKI


(G)


(54) METHOD FOR FABRICATING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To form a multi-level wiring layer of dual damascene structure effectively using a low permittivity film in a via contact layer or a wiring layer. SOLUTION: After a multilayer structure of organic films 14 and 18, and organic SOG films 16 and 20 are formed on a substrate, a silicon oxide film becoming a CMP stopper layer, or an organic SOG film and a silicon nitride film becoming an etching film are formed. Subsequently, a wiring pattern is formed on the silicon nitride film using a resist mask and the resist is ashed. Thereafter, SOG is applied for the purpose of planarization and the effect of level different is eliminated. Furthermore, an SOG material is admixed with resin absorbing the exposure wavelength so that a good resolution can be attained. Contact holes are then patterned and the silicon oxide film, organic films and silicon oxide film are etched sequentially. Finally, the silicon oxide film and the organic films are etched using the silicon nitride film as a mask.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-222860

(P2002-222860A) (43)公開日 平成14年8月9日(2002.8.9)


(51) Int. Cl. 7	識別記号	FI				;	テーマコート	(参考)
H01L 21/768		H01L 21/31		С	5F033	ŀ		
21/312		21/316	21/316			5F058	1	
21/316					X			
					М			
		21/90			Α			
	審查請求	求 未請求 請求	項の数 6	OL	(全9	頁)	最終頁	こ続く
(21)出願番号	特願2001-20457(P2001-20457)	(71)出願人	00000218	35				
		1.7	ソニー構	式会社				
(22)出願日	平成13年1月29日(2001.1.29)	東京都品川区北品川6丁目7番35号						
		(72)発明者	長谷川	利昭				
			東京都品		品川6	丁目7	番35号	ソニ
			一株式会	社内				
		(74)代理人	10008987	75				
			弁理士	野田	茂			
			,, · <u> </u>		/~			
							最終頁	に続く


(54) 【発明の名称】半導体装置の作成方法


(57)【要約】

【課題】 ビアコンタクト層や配線層に低誘電率膜を用いて有効にデュアルダマシン構造による多層配線層を形成する。

【解決手段】 基板上に有機膜14、18、有機SOG膜16、20の積層構造を形成した後、СМРストッパ層となるシリコン酸化膜、あるいは、有機SOG膜、エッチングマスクとなるシリコン窒化膜を形成する。次に、レジストマスクでシリコン窒化膜に配線パターンを形成し、レジストをアッシングする。次に、平坦化のためにSOGを塗布し、段差の影響を解消する。さらに、SOG材料に露光波長を吸収する樹脂を混合させておくことで、良好な解像度が得られるようにする。次に、コンタクトホールをパターニングし、シリコン酸化膜、有機膜、シリコン酸化膜を順次エッチングする。次に、シリコン窒化膜をマスクにして、シリコン酸化膜、有機膜をエッチングする。







【特許請求の範囲】

【請求項1】 デュアルダマシン構造による多層配線層 を形成する作成方法において、

ビアコンタクト層となる下層の層間絶縁膜と配線層とな る上層の層間絶縁膜とを有する積層膜上にハードマスク

前記ハードマスクに溝パターンを形成した後、その上層 に平坦化膜を形成し、その後、コンタクトホール及び配 線溝を形成するようにした、

ことを特徴とする半導体装置の作成方法。

【請求項2】 前記平坦化膜は、SOG膜であることを 特徴とする請求項1記載の半導体装置の作成方法。

【請求項3】 前記SOG膜に次工程のパターニングに 用いる露光装置の光を吸収する樹脂を混合しておくこと を特徴とする請求項2記載の半導体装置の作成方法。

【請求項4】 前記ハードマスクは、シリコン窒化膜、 シリコン酸化物、シリコン炭化物、あるいは、それらの 混合物よりなることを特徴とする請求項1記載の半導体 装置の作成方法。

【請求項5】 前記層間絶縁膜を低誘電率有機膜より形 成することを特徴とする請求項1記載の半導体装置の作 成方法。

【請求項6】 前記層間絶縁膜をシリコン酸化膜より形 成することを特徴とする請求項1記載の半導体装置の作 成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、デュアルダマシン 構造による多層配線層を形成するための半導体装置の作 成方法に関する。

[0002]

【従来の技術】近年、半導体装置(以下、単にデバイス ともいう)の微細化に伴って、配線の微細化、配線ピッ チの縮小化が必要となっている。また、同時に、低消費 電力、及び高速化などの要求に伴い、層間絶縁膜の低誘 電率化、及び配線の低抵抗化が必要になってきた。特に ロジック系のデバイスでは、微細配線による抵抗上昇、 配線容量の増加がデバイスのスピード劣化につながるた め、微細でかつ低誘電率膜を層間絶縁膜とした多層配線 が必要となっている。しかし、配線幅の微細化、ピッチ の縮小化は、配線自体の縦横比を大きくするだけでな く、配線間のスペースのアスペクト比を大きくし、結果 として、縦に細長い微細配線を形成する技術、微細な配 線間を層間膜で埋め込む技術などに負担がかかり、プロ セスを複雑にすると同時に、プロセス数の増大を招いて

【0003】ところで、ビアコンタクトホールと配線溝 を金属(A1、Cuなど)のリフロースパッタリングに よって同時に埋め込み、CMPにより表面の金属を研磨 するダマシンプロセスでは、高アスペクト比の金属配線 50 線溝の形成作業を行ない、ダマシン法によるビアコンタ

をエッチングで形成することも、配線間の狭隙を層間膜 で埋め込む必要もなく、大幅にプロセス数を減らすこと が可能である。このプロセスでは、配線アスペクト比が 高くなるほど、また、配線総数が増大するほど、トータ ルコストの削減に大きく寄与するようになる。一方、層 間絶縁膜の低誘電率化は配線間の容量を低減するが、例 えば0. 18μ mルール以下のデバイスに適用される比 誘電率2. 5以下の膜は、従来のデバイスに用いられて いるシリコン酸化膜と膜質が大きく異なり、それら低誘 10 電率膜に対応したプロセス技術が求められている。例え ば、比誘電率3.0を下回る低誘電率膜の多くは、カー ボンを含むいわゆる有機膜が従来の層間絶縁膜に代わっ て採用されており、その層間絶縁膜に接続孔を開ける場 合には、酸素を用いる必要がある。

[0004]

【発明が解決しようとする課題】しかしながら、従来の 半導体プロセスで用いられてきたパターニング技術に は、有機膜であるレジストが用いられているため、それ を除去する工程で、低誘電率膜がダメージを受けるとい う問題がある。なぜなら、低誘電率膜の組成は、レジス トのそれに近く、レジスト除去プロセスで、低誘電率膜 も除去されてしまう可能性があるからである。

【0005】そこで本発明の第1の目的は、ビアコンタ クト層や配線層に低誘電率膜を用いて有効にデュアルダ マシン構造による多層配線層を形成することが可能な半 導体装置の作成方法を提供することにある。さらに、本 発明の第2の目的は、第1の目的を達成するためにハー ドマスクを用いてデュアルダマシン構造を加工する際 に、段差のある基板ヘレジストを塗布する場合に、パタ ーン不良の発生を防止することが可能な半導体装置の作 成方法を提供することにある。

[0006]

【課題を解決するための手段】本発明は前記目的を達成 するため、デュアルダマシン構造による多層配線層を形 成する作成方法において、ビアコンタクト層となる下層 の層間絶縁膜と配線層となる上層の層間絶縁膜とを有す る積層膜上にハードマスクを設け、前記ハードマスクに 溝パターンを形成した後、その上層に平坦化膜を形成 し、その後、コンタクトホール及び配線溝を形成するよ うにしたことを特徴とする。本発明の半導体装置の作成 方法においては、デュアルダマシン構造による多層配線 **層を構成するための積層膜上に、シリコン窒化膜、シリ** コン酸化物、シリコン炭化物、あるいは、それらの混合 物よりなるハードマスクを設け、このハードマスクに溝 パターンを形成する。

【0007】そして、このハードマスクの上層に平坦化 膜を形成することで、溝パターンによって生じたハード マスクの段差を平坦化する。この後、平坦化膜及びハー ドマスクを介して層間絶縁膜にコンタクトホール及び配

4

クト及び金属配線の形成作業を行なう。これにより、ビアコンタクト層や配線層に低誘電率膜を用いた構成において、ハードマスクも低誘電率膜であるため、実行誘電率が低下し、半導体装置の性能を向上させることが可能となる。また、ハードマスクの段差上にレジストを塗布する必要がなくなり、特にコンタクトホールをパターンニングする際の解像不良を低減できる。

[0008]

【発明の実施の形態】以下、本発明による半導体装置の作成方法の実施の形態について説明する。なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。本実施の形態は、層間絶縁膜に有機膜、金属配線として銅を用いた半導体装置をダマシン法で形成するための方法、及び半導体装置の構造を提供するものである。すなわち、低誘電率膜が露出した状態で、レジスト除去が必要でなく、ハードマスクによって生じた段差上へのレジスト塗布と露光する必要のない方法及び構造を実現するものである。

【0009】ここで、ダマシン法は、配線パターンを予 め層間絶縁膜に形成しておき、そこに金属を埋め込み、 CMPで金属を研磨し、配線を形成するというものであ る。しかし、微細化に伴う容量増大を制御する目的か ら、低誘電率材料が採用されつつある。その際、比誘電 率が例えば3. 0以下の材料としては有機膜が採用さ れ、比誘電率2. 5以下の材料としてはフッ素樹脂膜が 採用され、比誘電率が2.0以下の材料としてキセロゲ ル膜が採用されることが予想される。そこで本実施の形 態では、有機膜と透明無機膜の組み合わせで、信頼性の あるデバイス構造を提案する。すなわち、上層に材質の 異なる少なくとも2種類の光透過性マスクを積層するこ とにより、レジスト除去工程を下層の有機膜を露出せず に行うことが可能になり、有機膜を劣化させることな く、デュアルダマシン構造が作成できるようにしたもの である。

【0010】図1は、本発明の実施の形態によって作成する半導体装置の構造例を示す断面図である。以下、この図1を用いて、本形態で用いるエッチングマスクとなる光透過性無機膜と有機膜との配置について説明する。図1に示す積層構造は、下地基板(半導体素子などを形成したもの)10、12の上にビアコンタクト22を形成するコンタクト層として有機膜14を形成し、その上に中間層としての無機膜(有機SOG膜)16を形成している。さらに、その上に金属配線24を設けるための配線層として有機膜18を形成し、その上に、必要に応じて光透過性無機膜(有機SOG膜)20を形成している

【0011】次に、このような多層膜にデュアルダマシ 50 マッカー社製VELOX)を用いる。また、その他に

ン構造を作成する方法について簡単に説明する。まず、基板上に上述した有機膜14、18、有機SOG膜16、20の積層構造を形成した後、CMPストッパ層となるシリコン酸化膜、あるいは、有機SOG膜、エッチングマスクとなるシリコン窒化膜を形成する。次に、レジストマスクでシリコン窒化膜に配線パターンを形成する。そして、レジストをアッシングするが、このとき、有機膜及び有機SOG膜は、シリコン酸化膜等に守られているのでダメージを受けないことになる。次に、本発10明の特徴であるハードマスクの段差除去工程を行う。すなわち、配線パターンを形成したハードマスク上にレジストを塗布して後述するコンタクトのパターンを形成しなければならないが、その際の段差は、露光解像度に影響する。

【0012】そこで、本形態では、SOG(スピリオングラス)を塗布することにより、段差の影響を解消する。さらに、SOG材料に露光波長を吸収する樹脂、たとえば、アルキル基やアリールエテール基を混合させておくことで、さらに、良好な解像度が得られるようにする。このマスクになったSOGは、デュアルダマシン加工プロセスを工夫することで、工程数を増加させることなく除去することができる。次に、コンタクトホールをパターニングし、シリコン酸化膜、有機膜、シリコン酸化膜を順次エッチングする。 有機膜をエッチングする際、レジストも同時に無くなる。次に、シリコン窒化膜をマスクにして、シリコン酸化膜、有機膜をエッチングする。このような工程を経て、デュアルダマシン構造を作成できる。

【0013】図2~図4は、以上のような本形態による 30 半導体装置の作成方法を適用した具体的実施例を示す工 程図である。なお、以下の説明において、特に説明しな い商品名については(TM)の記号を付している。以下、本 図を用いて具体的に本発明を説明する。

(1) まず、図2(A)では、シリコン基板100上に トランジスタや配線パターンなどの素子層101を形成 し、下地基板を形成する。そして、この下地基板上に図 2 (B) に示すように、第1の低誘電率膜102を30 0 nm~800 nm形成する。この第1の低誘電率膜1 02を形成した層(レイヤ)は層間膜(ILD)になる 40 ので、比誘電率2.5程度の有機膜であればよい。ま た、このレイヤを低誘電率膜でなく、比誘電率4.0程 度のシリコン酸化膜、比誘電率3.5程度のフッ素ドー プシリコン酸化膜(SiOF)、比誘電率3.0程度の カーボンドープシリコン酸化膜(SiOC)で形成して もよい。これらのシリコン系酸化膜は、市販のCVD装 置で成膜が可能な公知の技術であるので説明は省略す る。なお、本実施例の場合は、例えばポリアリールエテ ールと総称される有機ポリマ(商品名:アライドシグナ ル社製FLARE、ダウケミカル社製SiLK、シュー

は、BCB膜、ポリイミド膜、アモルファスカーボン 膜、フッ素樹脂膜環状フッ素樹脂、テフロン(登録商 標) (PTFE)、アモルファステフロン(TM)、フッ化 アリールエテール、フッ化ポリイミドなどを用いること ゛ができる。

【0014】また、有機ポリマの形成には、例えば、前 駆体をスピンコーターで基板上に製膜し、その後、30 0°Cから450°Cでキュア(焼成)した。また、必 ずしも好ましくはないが、下地基板の表面状態が疎水性 などの状態で、有機膜との密着性が悪い場合、あるい は、銅の拡散を防止するために、シリコン酸化膜、ある いは、シリコン酸化窒化膜、炭化シリコン膜、あるい は、シリコン窒化膜を形成する。また、シリコン酸化膜 は、例えば、スピンコート法を用い、市販の無機SOG (シラノールあるいはシラノールを含むポリマを主成分 とする) を約30 n m~100 n m形成する。この際、 スピンコート後は、ベークを150°C~200°C、 1分程度、キュアを350°C~450°Cで30分か ら1時間程度行う。なお、シリコン酸化膜は、市販のプ ラズマCVD装置を用いて、プラズマCVD法によって 形成してもよい。ただし、この方法では、銅配線を酸化 させるため、必ずしも好ましくない。そこで、この場合 には、銅配線を極力酸化させないために、酸化剤として N2 Oガスを用い、シリコン源としてシラン (モノシラ ン、ジシラン、トリシランなど)を用い、基板温度30 0°C~400°C、プラズマパワー350W、圧力1 k Pa程度の条件で製膜する。

【0015】シリコン窒化酸化膜の場合は、アミノ基を 有する市販の無機SOGをスピンコート法で製膜しても 構わないが、好ましくは、プラズマCVD法を用いて製 膜する。使用ガスとしては、シリコンソースとしてシラ ン(モノシラン、ジシラン、トリシランなど)、窒化剤 としてマンモニア、ヒドラジンなどを用い、酸化剤とし てN2 Oガスを用い、キャリアガスとして窒素、ヘリウ ム、アルゴンなどを用い、基板温度300°C~400 ° C、プラズマパワー350W、圧力1kPa程度の条 件で製膜する。シリコン窒化膜の場合も同様で、アミノ 基を有する市販の無機SOGをスピンコート法で製膜し ても構わないが、好ましくは、プラズマCVD法を用い シラン (モノシラン、ジシラン、トリシランなど)、窒 化剤として、アンモニア、ヒドラジンなどを用い、キャ リアガスとして窒素、ヘリウム、アルゴンなどを用い、 基板温度300°C~400°C、プラズマパワー35 OW、圧力1kPa程度の条件で製膜する。炭化シリコ ン膜の形成には、平行平板型のプラズマCVD装置を用 い、原料ガスは、例えばメチルシランを用い、基板温度 300~400°C、プラズマパワー150W~350 W、圧力100Pa~1000Paという条件を用い た。

【0016】(2)次に図2(B)に示すように、中間 層としてシリカ系の膜103を形成する。このシリカ系 の膜には、有機SOG膜を用いることができる。なお、 有機SOG膜 (MSQ:メチルシリシスキオキサンと総 称される)とは、Si-O結合、Si-H結合、及びS i-CHx結合 (X=1, 2, 3) を有する膜であり、 塗布法で形成するか、CVD法で形成する(この膜は、 SiOCと呼ばれている。原料ガスはトリメチルシラン ガス、2窒化酸素ガス(あるいは酸素ガス)で、プラズ 10 マCVDで形成することが多い。基板温度は、200° C~400° Cである) ことができる。また、HSQ (ハイドロシリシスキオキサン)と総称される、Si-H結合とSi-O結合を有する膜を用いることもでき る。通常は、塗布法で形成する。また、膜厚は、20 n mから100nmで有ることが望ましい。これ以上薄く すると、エッチングストッパとして役に立たず、これ以 上厚いと、配線間容量を増加させるためである。また、 有機SOGの代わりに、CVDシリコン酸化膜を用いる ことも可能である。この場合の成膜方法は、使用ガスと しては、シリコンソースとしてシラン(モノシラン、ジ シラン、トリシランなど)、酸化剤として二窒化酸素、 酸素などを用い、キャリアガスとして窒素、ヘリウム、 アルゴンなどを用い、基板温度300°C~400° C、プラズマパワー350W、圧力1kPa程度の条件 で製膜する。

【0017】(3)次に、図2(B)に示すように、第 2の低誘電率有機膜104を製膜する。この有機膜とし ては、例えば、ポリアリールエテールと総称される有機 ポリマ (商品名:アライドシグナル社製FLARE、ダ ウケミカル社製SiLK、シューマッカー社製VELO X) フルオロカーボン膜(環状フッ素樹脂、テフロン (PTFE)、アモルファステフロン(TM)、フッ化アリ ールエテール、フッ化ポリイミド)を400nmの膜厚 で製膜する。この有機膜104の形成には、前駆体をス ピンコーターで基板上に製膜し、その後、300°Cか ら450°Cでキュア(焼成)する。フッ素化アモルフ ァスカーボンなどの材料は、アセチレン、フルオロカー ボンガス (C4 F8 が代表的) を用い、プラズマCVD 装置を用いて形成する。この際にも、300°Cから4 て製膜する。使用ガスとしては、シリコンソースとして 40 50°Cでキュア(焼成)をCVD製膜後に行う。ただ し、アモルファステフロン(TM)は、図5(A)に示す化 学構造式で表すことができる材料である。従って、商品 名「テフロンAF」に限らず、図5(A)に示すような 構造を有するものであれば、他のものであってもよい。 【0018】また、有機SOG膜の表面が疎水性で(接 触角が50度程度以上の場合)、有機膜が塗布できない 場合は、アルゴンなどの不活性ガスでプラズマ処理する か、紫外線照射(基板温度は200°C~300°C) し、疎水性を緩和しておく。通常は、水の接触角が50 50 度以上であることが好ましい。なお、低誘電率膜として

は、その他にサイトップ(TM)でもよい。この材料は、図 5 (B) に示す化学構造式で表せられる材料である。従 って、商品名「サイトップ」に限らず、図5 (B) に示 すような構造を有するものであれば、他のものであって もよい。さらに、その他の低誘電率膜として、フッ素化 FLARE(TM) (一般名:フッ化ポリアリルエーテル) を用いた。この材料は、図5 (C) に示すような化学構 造式で表せられる材料である。従って、商品名「FLA RE」に限らず、図5(C)に示すような構造を有する ものであれば、他のものであってもよい。

【0019】(4)次に、図2(C)に示すように、ハ ードマスクとして、上述した中間層として用いた膜(有 機SOG膜またはシリコン酸化膜など)103と同じ材 質を用いた膜105と、シリコン酸化膜106と、シリ コン窒化膜107を連続して形成する。なお、各膜10 5、106、107の膜厚は、順番に例えば50~10 0nm、50~300nm、50nm~150nmで形 成する。また、シリコン酸化膜、シリコン窒化膜の製膜 の方法は、一般的なCVD装置を用い、前述の条件を用 いて行う。なお、中間層に用いた膜103がシリコン酸 化膜である場合は、中間のシリコン酸化膜106は省略 できる。また、シリコン酸化膜106を形成する前に、 必要(第2の低誘電率膜104の酸化を配慮にする場 合) に応じて、シリコン窒化膜、アモルファスシリコ ン、シリコン窒化酸化膜、あるいは、化学量論よりシリ コンが多いシリコン酸化膜を形成する。すなわち、還元 雰囲気でCVD膜を形成する。なお、これらの膜厚はで きるだけ薄い方が好ましく、10nm程度が一般的であ る。

【0020】(5)次に、図2(D)に示すように、レ ジストマスクでメタル配線用溝108をパターニング し、一般的なマグネトロン方式のエッチング装置を用い て、無機マスクのシリコン窒化膜107あるいは金属膜 をエッチングする。このエッチングには、市販のエッチ ング装置を用い、CHF3 (5sccm)、O2 (5s ccm)、Ar (20sccm) の各ガスを用いてRF プラズマ600Wでエッチングする。その後、レジスト をアッシングし、除去する。このとき有機SOG膜10 5は、シリコン酸化膜106によって保護されているの で、ダメージは入らない。しかし、アッシングで酸素を 用いない方法、すなわち、窒素、水素、アンモニアのい ずれかを含むガス系でアッシングした場合は、中間層の シリコン酸化膜は必要がない。

【0021】(6)次に、図3(E)に示すように、平 坦化を目的としてSOG109を塗布する。このSOG としては、一般的なシラノールを主成分とする市販の材 料を塗布する。例えば、東京応化工業が発売しているT ype-9などがあげられる。その他、日立化成工業が 発売しているHSGシリーズなども使うことができる。

から4000грmの範囲で塗布する。また、溶媒を揮 発させるためのプリベークは、150°Cから350° Cの範囲で大気圧下の窒素雰囲気で行うことが好まし い。また、その後のキュアは行わないことが好ましい。 すなわち、SOGが脱水縮合して架橋すると、通常の有 機溶媒に溶解しなくなるため、レジスト工程と相性が悪 くなり、再生などが行えなくなる。また、市販のSOG の中に、後述する露光装置で使用する光を吸収する樹脂 を混合しておくことが好ましい。例えば、アルキル基、 10 アリールエテール基などを混合させておくことで実現で きる。すなわち、SOGに反射防止効果を入れておくこ とで、次の露光工程での解像度をあげることができる。 【0022】(7)次に、図3(F)に示すように、レ ジストマスクでシリコン酸化膜106、有機SOG膜 (無くてもよい) 105にビアコンタクトホール110 をパターニングし、市販のエッチング装置で窒素、必要 に応じてアンモニア、水素ガスを用いて、第2の低誘電 率膜104をエッチングする。また、エッチングガスに は、有機膜がダメージを受けるので酸素を含まない。こ 20 のとき、CF系のガス、COガスなどは必ずしも必要で ない。なお、第2の低誘電率膜104の下層は、無機膜 (シリコン酸化膜) であるのでエッチングされない。 (8) 次に、図3(G)に示すように、シリコン窒化膜 SOG膜(平坦化に用いたものも含む)105、109

107をマスクとして、シリコン酸化膜106及び有機 をエッチングする。ここでは市販のエッチング装置を用 V、C4 F8 (5 s c c m)、CO (5 s c c m)、A r (20sccm) ガスを用いてRFプラズマ600W でエッチングする。なお、図4(H)は、第1の低誘電 30 率膜にシリコン酸化膜102°を用いた場合の例を示し ている。

【0023】(9)次に、図4(I)に示すように、シ リコン酸化膜106をマスクに、市販のエッチング装置 で窒素、必要に応じてアンモニア、水素ガスを用いて、 第1の低誘電率膜102をエッチングする。また、エッ チングガスには、有機膜がダメージを受けるので酸素を 含まない。このとき、上述したレジストマスクは有機膜 をエッチングする際に完全に除去される。従って、アッ シング工程は必要でない。

(10) 次に、ダマシン法で配線を形成する。すなわ 40 ち、配線材料(金属)、例えば、銅をスパッタ装置ある いはCVD装置あるいは電界メッキで形成し、続いて、 アルミナスラリを用いたCMPにより、余分な金属膜及 びシリコン酸化膜を研磨する。以上のような(1)から (10) までの工程を繰り返し、多層配線を形成する。 【0024】本実施例による作成方法によれば、ハード マスクも低誘電率膜であるため、実行誘電率が低下し、 半導体装置の性能を向上させることが可能となる。ま た、特に銅配線と有機膜を組み合わせた半導体装置を歩 スピンコートは、市販のコーターを用い、500rpm 50 留まりの低下を招くことなく有効に形成することができ

る。また、レジストマスクの再生作業が可能である。さ らに、低誘電率膜、及び有機SOG膜が剥き出しになっ た際のレジストのアッシング作業が必要ないという利点 がある。また、ハードマスクの段差上にレジストを塗布 する必要がなくなり、コンタクトホールパターン時の解 像不良が低減される。

【0025】次に、第2の実施例について説明する。図 6~図8は、本形態による半導体装置の作成方法の第2 の実施例を示す工程図である。この実施例は、従来のシ リコン酸化膜とシリコン窒化膜を組み合わせた場合の例 を示す。すなわち、上述のような低誘電率膜を組み合わ せなくても、SOGの平坦化による効果でコンタクトホ ールのパターニングが良好に行なえるものとなる。ま ず、下地基板200の下層配線201上にシリコン窒化 膜202、シリコン酸化膜203、シリコン窒化膜20 4、シリコン酸化膜205、シリコン窒化膜206を順 次成膜する(図6(A))。なお、各膜厚は、例えば、 下から順番に50nm、500nm、50nm、400 nm、100nmとする。

【0026】次に最上層のシリコン窒化膜206に溝パ 20 る。 ターン207を形成する(図6(B))。これは前述し た図2(D)の工程と同じである。次に、SOG(また はSiO) 208で平坦化する(図6(C))。平坦化 のSOGも前述と同じで、キュアは行わない。次にレジ スト209で、コンタクトホールをパターニングする (図6(D))。次に、シリコン酸化膜エッチング条件 で、SOG208、シリコン酸化膜205、203をエ ッチングする(図7(E))。次に、シリコン窒化膜2 04をエッチングする(図7(F))。次に、レジスト 209をアッシングする(図7(G))。なお、このと きSOG208をアッシングしないように、アンモニア ガスを用いた上述の有機膜エッチング条件でアッシング することが望ましいが、酸素系の従来のアッシングでも かまわない。ただし、酸素系でエッチングを行った場 合、SOGの膜厚が減少することがある。

【0027】次に、酸化膜エッチング条件で溝パターン とビアコンタクトホールをエッチングする(図7 (H))。次に、シリコン窒化膜202をエッチング し、コンタクトホールを完全に開口する(図8

め込み、配線210を形成する(図8(J))。以上の ような工程を繰り返し、多層配線を形成する。したがっ て、この実施例においても、ハードマスクの段差上にレ ジストを塗布する必要がなくなり、コンタクトホールパ ターン時の解像不良が低減される。

[0028]

【発明の効果】以上説明したように本発明の半導体装置 の作成方法では、デュアルダマシン構造による多層配線 層を形成する作成方法において、ビアコンタクト層とな る下層の層間絶縁膜と配線層となる上層の層間絶縁膜と を有する積層膜上にハードマスクを設け、前記ハードマ スクに溝パターンを形成した後、その上層に平坦化膜を 形成し、その後、コンタクトホール及び配線溝を形成す 10 るようにした。したがって、例えばビアコンタクト層や 配線層に低誘電率膜を用いた構成において、ハードマス クも低誘電率膜であるため、実行誘電率が低下し、半導 体装置の性能を向上させることが可能となる効果があ る。また、ハードマスクの段差上にレジストを塗布する 必要がなくなり、特にコンタクトホールをパターンニン グする際の解像不良を低減できる効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態による半導体装置の作成方 法によって作成する半導体の積層構造を示す断面図であ

【図2】本発明の実施の形態による半導体装置の作成方 法の第1 実施例を示す工程図である。

【図3】本発明の実施の形態による半導体装置の作成方 法の第1実施例を示す工程図である。

【図4】本発明の実施の形態による半導体装置の作成方 法の第1実施例を示す工程図である。

【図5】本発明の実施の形態で用いる低誘電率膜の化学 構造式の具体例を示す説明図である。


【図6】本発明の実施の形態による半導体装置の作成方 30 法の第2実施例を示す工程図である。


【図7】本発明の実施の形態による半導体装置の作成方 法の第2実施例を示す工程図である。

【図8】本発明の実施の形態による半導体装置の作成方 法の第2実施例を示す工程図である。


【符号の説明】

10、12……下地基板、14、18……有機膜、1 6、20……有機SOG膜、100……シリコン基板、 101……素子層、102……第1の低誘電率膜、10 3……有機SOG膜、104……第2の低誘電率有機 (I))。次に、配線材料をデュアルダマシン構造へ埋 40 膜、105……有機SOG膜、106……シリコン酸化 膜、107……シリコン窒化膜、108……メタル配線 用溝、109……SOG、110……ビアコンタクトホ ール。












【図5】





(B)

$$-CF2-CF < \frac{(CF2)x}{0-(CF2)y} CF - (CF2)z -$$









フロントページの続き

(51) Int. Cl. ⁷

識別記号

FI H01L 21/90 テーマコート (参考)

5

F ターム(参考) 5F033 HH11 JJ01 JJ11 KK00 MM02 PP06 PP15 PP27 QQ09 QQ10 QQ12 QQ25 QQ37 QQ48 RR01 RR04 RR06 RR07 RR09 RR11 RR21 RR22 RR24 RR25 SS01 SS02 SS15 SS22 TT04 XX24 FF05 AA06 AC03 AD05 AD10 AG01 AH02 BA09 BD02 BD04 BD07 BE04 BF07 BF23 BF29 BF39 BF46 BH01 BJ02